AI半導体の競争は、「GPUをどれだけ速くするか」から、「限られた電力と予算で、AIにどれだけ多くの仕事をさせられるか」へ広がっています。その変化を象徴するのが、NVIDIAの次世代プラットフォーム「Vera Rubin（ベラ・ルービン）」です。
Vera Rubinを一つの半導体の名前として理解すると、その狙いを見誤ります。VeraはCPU、RubinはGPUです。さらに通信、ストレージ、低遅延推論向けの専用プロセッサーを組み合わせ、複数のラックを一つの計算基盤として動かす構想まで含まれます。NVIDIAが売ろうとしているものは、半導体とソフトウェアを統合した「AIの生産設備」です。
本稿では、公式製品資料、技術解説、ベンチマークの発表、部材メーカーの開示を照合し、技術・性能・製造工程・日本企業との関係を整理します。特に日本企業については、公式に確認できる協業・対応製品と、関連技術を持つ企業を区別します。関連性があることと、Rubinの量産品に採用されていることは、同じ意味ではありません。
まず押さえたいVera Rubinの全体像
NVIDIAは2026年1月に6種類のチップで構成するRubinプラットフォームを発表し、3月にはGroq 3 LPUを加えた7種類のチップと5種類のラックへ説明を拡張しました。現在の公式構成は、GPU計算用のNVL72、CPU処理用のVera CPU、低遅延推論用のGroq 3 LPX、ストレージ用のBlueField-4 STX、ネットワーク用のSpectrum-6 SPXです。NVIDIAの3月発表
これは「どの導入先も5種類を同じ台数買う」という意味ではありません。学習を重視するのか、大量の推論を安く処理したいのか、応答時間を短くしたいのかによって、必要な構成は変わります。読者としては、GPU単体、CPUとGPUを組み合わせたSuperchip、ラック全体、複数ラックのPODという四つの単位を分けて見ると理解しやすくなります。
| 呼び方 | 指しているもの | 読み違えやすい点 |
|---|---|---|
| Rubin GPU | AI計算を担うGPU | Vera CPUとは別のチップ |
| Vera CPU | 制御・データ処理・AIエージェントの実行環境を担うCPU | GPUの補助だけでなく単独ラックでも展開 |
| Vera Rubin Superchip | Vera CPU 1基とRubin GPU 2基の組み合わせ | 一つのシリコン片という意味ではない |
| Vera Rubin NVL72 | Rubin GPU 72基、Vera CPU 36基を束ねるラック | 72基のGPUを使う規模の仕様 |
| Vera Rubinプラットフォーム | 計算・通信・保存・ソフトウェアまで含むシステム | NVL72だけを指す言葉ではない |
発表・量産・利用開始は分けて確認します
2026年1月の発表には「本格生産」と「パートナー製品は2026年後半」という二つの表現がありました。5月31日の発表でも量産拡大を説明する一方、製品の量産出荷は秋に始まる予定としています。半導体の製造開始、ラックの組立、顧客への出荷、クラウドで誰でも借りられる状態は、それぞれ別の段階です。1月の発表、5月の量産拡大発表
9月16日には、Vera Rubin NVL72のMLPerf Inference v6.1への初提出が公表されました。ただし区分はPreviewです。MLCommonsは、Availableを購入・クラウド利用が可能な構成、Previewを次回提出時にAvailableとして提出可能となるべき構成として区別しています。ベンチマークが出たことを、全顧客への供給が完了した証拠にしてはいけません。NVIDIAの結果説明、MLCommonsの区分説明
| 時期 | 確認できる進展 | 判断するときの注意 |
|---|---|---|
| 2026年1月 | 6チップ構成と2026年後半の提供方針を発表 | 発表時の性能見込みを含む |
| 2026年3月 | Groq 3 LPUを加え、7チップ・5ラック構成を提示 | 専用推論ラックとGPUラックを区別 |
| 2026年5月末 | サプライチェーンの量産拡大、秋の出荷予定を説明 | 製品ごと・顧客ごとの納期は別問題 |
| 2026年9月16日 | MLPerf Inference v6.1のPreview結果を公表 | 利用可能区分と試験条件の確認が必要 |
Rubin GPUの仕様をどう読めばよいのか
Rubin GPUは、NVIDIAの技術解説では二つの計算ダイと3,360億個のトランジスタで構成されます。チップを大きくするだけでなく、低精度演算、メモリーアクセス、GPU間通信を同時に改善する設計です。公式技術解説
主要な演算性能をまとめると、次のようになります。ここで重要なのは、NVFP4推論の50 PFLOPSはSparse条件、NVFP4学習の35 PFLOPSはDense条件という違いです。PFLOPSは毎秒の浮動小数点演算回数を示す単位ですが、精度や計算条件が違う数字は、そのまま横並びにできません。
| 項目 | Rubin GPU 1基 | NVL72全体 |
|---|---|---|
| GPU数／CPU数 | GPU 1基 | GPU 72基／CPU 36基 |
| NVFP4推論 | 最大50 PFLOPS・Sparse | 最大3,600 PFLOPS・Sparse |
| NVFP4学習 | 最大35 PFLOPS・Dense | 最大2,520 PFLOPS・Dense |
| FP8／FP6学習 | 最大17.5 PFLOPS・Dense | 最大1,260 PFLOPS・Dense |
| FP16／BF16 | 最大4 PFLOPS・Dense | 最大288 PFLOPS・Dense |
| GPUメモリー容量 | 288 GB HBM4 | 約20.7 TB HBM4 |
| CPUメモリー容量 | GPU単体には該当せず | 最大54 TB LPDDR5X |
出典：NVIDIA NVL72仕様表、公式データシート8～9ページ
メモリー帯域には公式資料間の差があります
参照時点の英語版製品ページはGPUのHBM4帯域を19.2 TB/s、NVLink帯域を3 TB/sと記載しています。一方、同ページからリンクされているデータシートと技術ブログは、HBM4を最大22 TB/s、NVLinkを3.6 TB/sとしています。データシートには暫定情報であり変更される可能性がある旨の注記もあります。
本稿ではこの差を隠して一つの「確定値」にまとめません。以下のように参照元を併記します。仕様改訂や構成差のどちらが理由かは、確認した資料だけでは確定できません。実際の導入判断では、購入する製品の最終仕様書が必要です。
| Rubin GPU 1基の帯域 | 英語版製品ページの表 | リンク先データシートの表 |
|---|---|---|
| HBM4 | 19.2 TB/s | 最大22 TB/s |
| NVLink | 3 TB/s | 3.6 TB/s |
この違いは、AI半導体を調べる際の重要な教訓です。発表日が新しい記事だから正確とは限らず、同じメーカーの資料でも更新時期が一致しない場合があります。容量、帯域、演算精度、対象の構成をセットで読む必要があります。
「5倍」「10倍」「30倍」を同じ性能指標にしない
Rubinに関する見出しには、大きな倍率が並びます。しかし、演算器のピーク性能、実際の処理量、電力当たりの処理量、トークン当たりのコストは異なる指標です。
まず、2026年9月16日のNVIDIAの説明では、MLPerf Inference v6.1のPreview提出で、Qwen3-VLの処理量がGB300 NVL72比で最大3.7倍、DeepSeek-R1が最大2.5倍でした。対象はClosed Divisionの特定提出で、同社は提出番号6.1-0106と6.1-0074を示しています。独立した一般ユーザーの測定ではなく、標準ベンチマークに対する提出結果の説明として扱います。
一方、公式製品ページが掲げる「トークン当たりコスト10分の1」は、GB200 NVL72との比較で、Kimi-K2-Thinking、入力32K・出力8Kという条件です。「学習に必要なGPUが4分の1」は、10兆パラメーターのMoEモデルを100兆トークンで1か月以内に学習するという予測条件を伴います。比較対象もGB300ではありません。
| 公表されている数字 | 何の比較か | 記事での位置づけ |
|---|---|---|
| 最大3.7倍／2.5倍 | MLPerfでのQwen3-VL／DeepSeek-R1の処理量、GB300 NVL72比 | Preview提出結果 |
| コスト最大10分の1 | Kimi-K2-Thinkingの特定入出力長、GB200 NVL72比 | NVIDIAの条件付き比較 |
| 学習用GPUが4分の1 | 大規模MoEを一定期間で学習する想定、GB200 NVL72比 | 予測値 |
| 最大30倍／コスト45分の1 | AgentXのDeepSeek V4 Proによる電力当たり処理量等、GB300 NVL72比 | NVIDIAが紹介する特定エージェント処理の評価 |
出典：MLPerf結果の説明、製品ページの試算条件、AgentXに関するNVIDIAの説明
最後の30倍・45分の1という数字も、あらゆるAIモデルが同じ倍率で速くなるという意味ではありません。複数の推論、長い文脈、キャッシュの再利用を含む特定の処理で、ハードウェアとソフトウェアの組み合わせを評価しています。また、コストには設備価格、稼働率、電力などの仮定が入ります。投資家は、倍率を足し算・掛け算して将来の利益を予想しないことが大切です。
技術の核心①：計算する速さと、データを運ぶ速さをそろえる
GPUの演算器が速くなっても、計算対象のデータが届かなければ待ち時間が増えます。AI推論では、モデルの重み、直前までの文脈に関する情報、中間結果を繰り返し読み書きします。そのため、演算性能の向上と同じくらい、データの移動が重要になります。
HBM4は「たくさん保存する」だけの部品ではありません
HBMは複数のDRAMチップを積層し、幅広いデータ経路でGPUにつなぐメモリーです。HBM4ではHBM3Eからインターフェース幅が広がり、Rubinでは288 GBの容量をGPUの近くに置きます。容量は扱えるデータの大きさ、帯域は単位時間に移動できるデータ量です。片方だけが大きくなっても、常に同じ性能効果が出るわけではありません。
GPUとHBMの位置関係は、内部の積層構造と分けて考えると分かりやすくなります。以下はインターポーザーなどの接続基盤を使う2.5D実装の一般図で、Rubinの詳細設計を再現したものではありません。
メモリーメーカー側の進歩も重要です。Micronは2026年3月、Vera Rubin向けに設計した36 GB・12層のHBM4の量産出荷を説明しました。Samsungも同月、Rubin向けに設計したHBM4の量産を明記しています。GPUメーカーだけでは達成できない性能を、メモリー企業との共同設計で引き上げる構造です。Micron発表、Samsung発表
Vera CPUがAIエージェントの「周辺の仕事」を支えます
Vera CPUは88個の独自Olympusコアと176スレッドを備え、LPDDR5Xメモリー帯域は最大1.2 TB/s、CPUとGPUを接続するNVLink-C2Cは最大1.8 TB/sです。公式製品ページのCPUメモリー容量は最大1.5 TBです。Vera CPU製品資料
AIエージェントは、言葉を生成するだけでなく、コードを実行したり、データを検索したり、結果を検証したりします。この部分が遅いと、高価なGPUを増やしても一連の仕事は終わりません。Vera CPUの狙いは、この制御・データ処理・実行環境の待ち時間を減らすことです。
なお、Micronは対応SOCAMM2についてCPU当たり最大2 TBが可能な構成も説明しています。これを理由に、NVIDIA製品ページの1.5 TBを一律に2 TBへ読み替えることはできません。メモリーモジュール側の対応可能容量と、システムとして保証する構成を区別する必要があります。
NVFP4は計算量とメモリー負担を減らす仕組みです
NVFP4は低いビット数で数値を扱う形式であり、Rubinは新しいTransformer Engineによる適応的な圧縮を活用します。少ないビット数で扱えれば、演算だけでなく重みなどのデータを運ぶ負担も減らせます。ただし、数値精度を下げれば自動的に元と同じ答えになるわけではありません。モデルや処理に応じた量子化、精度検証、ソフトウェアの対応が必要です。Transformer Engineを含む技術解説
技術の核心②：GPU同士の通信とラック間の通信を分けて設計する
大きなAIモデルは、複数のGPUに分割して動かします。MoEでは、入力に応じて担当する専門部分を切り替えるため、GPU間の通信が効率を左右します。計算を分担した後で情報交換に時間がかかれば、GPUを増やした効果が薄くなります。
NVLink 6は、NVL72内のGPUを密に接続するスケールアップ側の仕組みです。一方、複数ラックをつなぐスケールアウト側では、ConnectX-9、Spectrum-X Ethernet、Quantum-X800 InfiniBandなどが役割を持ちます。「NVLinkが速いから、遠く離れたデータセンターへの通信も同じ速さになる」とは考えられません。
接続の役割を図にすると、ラック内のGPUをまとめる網と、ラック同士をつなぐ網に分けられます。以下はラック内をNVLinkでつなぐ構成例で、GPUの台数や配線本数は簡略化しています。
2026年7月のNVIDIAの説明では、Spectrum-6は102.4 Tb/sのEthernetスイッチシステムで、差し込み式の光モジュールとCPOの両方式に対応します。CPOは、通信のスイッチと光学部品をパッケージの近くで一体化し、電気信号を長く引き回す負担を減らす技術です。Spectrum-6の公式解説
ここで、RubinのGPU間接続がすべて光に置き換わると決めつけるのは早計です。スイッチ側のCPO採用と、GPU側の光電融合は別の論点です。日本の光部品企業を見る際にも、どの接続箇所で、どの製品が使われるのかを確認する必要があります。
光通信という共通テーマだけでは企業との関連を判断できません。どの場所で、どの製品が使われるかを確認します。
技術の核心③：HBMの外側にAIの記憶を広げる
長い会話や複数段階の推論では、過去に処理した文脈を再利用するKVキャッシュが大きくなります。必要な情報をすべて高価なHBMに置こうとすると、容量とコストが制約になります。そこで、すぐ使う情報をGPUの近くに置き、利用頻度の低い情報をCPUメモリーやストレージ側へ移す設計が重要になります。
BlueField-4 STXは、このようなAI向けストレージ基盤の一部です。NVIDIAはKVキャッシュを共有・再利用する階層を整え、モデルが同じ文脈を毎回最初から計算し直す負担を減らそうとしています。STXを含む公式発表
ここで日本企業のキオクシアが関わります。同社は2026年7月、NVIDIA CMXコンテキストメモリーストレージアーキテクチャーに対応するCM10シリーズを発表しました。これはRubin GPUのHBMを製造するという話ではなく、AIシステムの外側の記憶階層をSSDで支える接点です。発表時点では限定顧客向けサンプルであり、Rubin全製品への標準搭載が確定したという意味でもありません。キオクシアCM10発表
さらに、8月発表のGP1シリーズはGPUからの直接アクセスと、512バイト単位で最大1,000万ランダムリードIOPSを掲げています。評価用サンプルは2026年末までに限定顧客向けに出荷する予定です。こちらも将来の階層拡張を狙う製品であり、HBMと同じ遅延で動くメモリーではありません。GP1開発発表
AI半導体はどのように製造されるのか
製造を理解するには、設計、ウエハー加工、メモリー積層、パッケージング、検査、ラック組立を分ける必要があります。GPUの設計会社が、すべての部品を自社で製造しているわけではありません。
前工程・後工程・基板は異なる仕事です
前工程では、シリコンウエハー上にトランジスタと配線を形成します。成膜、レジスト塗布、露光、現像、エッチング、洗浄などを繰り返します。東京エレクトロンが説明する製品群も、これらの複数工程を対象にしています。東京エレクトロンの工程・製品解説
一方、完成した計算ダイとHBMを近接配置して電気的につなぐのが先端パッケージングです。TSMCのCoWoSは、ロジックとHBMをまとめる2.5D実装技術です。CoWoS-Lでは再配線層と局所的なシリコン配線を組み合わせ、大きなパッケージに対応します。これはTSMCの技術説明であり、Rubinの全実装仕様や全工程の委託配分を公開した資料ではありません。TSMC CoWoS技術資料
さらに、その下で電力と信号を基板側へ引き出す有機パッケージ基板が必要です。HBM内部の積層、GPUとHBMの接続、パッケージ基板、サーバーのプリント基板を同じ「基板」でまとめると、日本企業の役割が見えなくなります。
製造ノードの呼称だけでも性能は判断できません。先端ロジックの微細化と並行して、積層の高さ、配線の密度、反りの管理、放熱、検査方法が量産の難しさを決めます。本稿では、一次資料で確認できないRubin向けの細かなプロセス派生名や委託比率を確定情報として補っていません。
なぜ検査の価値が大きくなるのか
多数の高価なダイを組み合わせる場合、最後の工程で不良が判明すると損失が大きくなります。良品を選別してから組み合わせること、組み合わせた後に高速信号と電力を正しく検査することの両方が必要です。これは本稿の工程分析です。
アドバンテストのV93000はSoCテストの製品群であり、ディスコは切断・研削・研磨装置を展開しています。これらは先端半導体を作るための技術的な接点ですが、製品資料だけから「Rubinの特定工程を独占している」とまでは言えません。アドバンテストV93000、ディスコ製品情報
世界の供給網：メモリーとシステム製造を分けて見る
| 企業・企業群 | 主な役割 | 公開資料で確認できた範囲 |
|---|---|---|
| TSMC | 先端ロジック製造・先端実装の基盤 | CoWoS技術を提供。NVIDIAのCPOではCOUPE工程の協業先として明記 |
| SK hynix | HBM、低消費電力DRAM、SSD | COMPUTEX 2026でVera RubinモデルとHBM4・SOCAMM2の組み合わせを展示 |
| Samsung Electronics | HBM、DRAM、SSD | Rubin向け設計のHBM4量産、対応する周辺メモリー群を発表 |
| Micron Technology | HBM、DRAM、SSD | Rubin向け設計のHBM4量産出荷、SOCAMM2、PCIe Gen6 SSDを発表 |
| Foxconn、QCT、Wistron、Wiwynn等 | サーバー・ラックなどの製造 | NVIDIAのRubin量産エコシステムに社名を明記 |
| Dell、HPE、Lenovo、Supermicro等 | 製品化・導入・システム統合 | Rubinベースの製品・基盤を展開する企業として明記 |
SK hynixの展示説明、Samsungの発表、Micronの発表、NVIDIAの量産パートナー一覧
この表は、全企業の納入量やシェアを確定したものではありません。製品の採用・認定・共同展示・量産出荷は証拠の強さが違います。特にHBMの供給配分、単価、利幅は公開情報だけで把握できる範囲が限られます。単一の報道に基づいて「特定企業がすべて供給する」と断定することは避けるべきです。
日本企業はどこで価値を生むのか
日本企業の強みは、GPUの完成品ブランドだけを探しても見えてきません。微細な配線を成立させる材料、壊さずに薄くする加工、完成品の検査、光の接続、データ保存という工程に分けて見ると、接点が明確になります。
公開された協業・対応製品を確認できる企業
| 企業 | 技術・製品の接点 | 確認できる事実と限界 |
|---|---|---|
| Sumitomo（NVIDIA資料の表記） | CPO向け外部レーザー光源関連 | NVIDIAの技術記事がSumitomoをELSの組立・光学調整・検査の協業先として記載。Rubin向け売上や全機種の採用比率は非開示 |
| SENKO（扇港アドバンス系） | 光コネクター・ファイバー接続 | NVIDIAが光ファイバー・コネクター分野の協業先に明記。物流企業のセンコーとは別の企業 |
| キオクシア | AI向けSSD、コンテキスト保存 | CM10のNVIDIA CMX対応を公式発表。GPU内のHBM供給とは別の役割 |
| 日立グループのHitachi Vantara | ストレージ・インフラ | NVIDIAのRubin対応エコシステムに社名を記載。GPU製造材料の納入を示すものではない |
CPO協業先の出典：NVIDIA技術記事、SENKOの日本企業への案内、キオクシア公式発表、Hitachi Vantaraを含むパートナー発表
SumitomoとSENKOについて確認できるのは、NVIDIAの光通信エコシステムにおける役割です。この記事は2025年のCPO解説であり、2026年のRubinラックの部品表そのものではありません。関連性の強い一次情報として評価しつつ、特定世代の売上予測まで飛躍させないことが重要です。
技術的な恩恵が考えられる材料・装置企業
次の表は、各社の公式製品・技術資料から整理した関連領域です。この表に載ること自体は、Rubin向け採用の確認を意味しません。
| 企業 | 確認できる技術的な強み | 本稿の分析：需要が波及する経路 |
|---|---|---|
| イビデン | 大型化・多層化・微細配線に対応するICパッケージ基板 | 高性能GPUの大型実装と電力・信号配線の複雑化 |
| 味の素グループ | ABFによる多層基板の絶縁、微細配線形成への対応 | 高密度パッケージ基板の面積・層数・材料要件の変化 |
| レゾナック | 接着フィルム、基板材料、CMP材料、高純度ガスなど | 積層、接着、反り・厚みの制御、前工程の高難度化 |
| 東京エレクトロン | 成膜、塗布現像、エッチング、洗浄、接合関連装置 | GPU・HBMメーカーの製造設備投資 |
| ディスコ | 切断・研削・研磨と加工技術 | 薄化や高精度加工、積層・先端実装工程の高度化 |
| アドバンテスト | SoCなどの電気的テスト | 多機能・高速・高電力の半導体を検証する難度の上昇 |
出典：イビデン、味の素ABF、レゾナックの技術紹介、東京エレクトロン、ディスコ、アドバンテスト
イビデンと味の素は、ともに基板関連として語られますが、提供するものが異なります。イビデンは基板を作り、味の素のABFは配線層間の絶縁材料として使われます。レゾナックも、接着・基板・研磨・ガスなど工程ごとに役割が異なります。「日本の素材が重要」という一言では、どの会社の売上にどう効くのかまでは分かりません。
フジクラは、データセンター向けに高密度の光ケーブル、光コネクター、配線管理製品を展開しています。フジクラのデータセンター向け製品説明
こうした光配線企業を調べる場合も、データセンター需要の増加とRubinの個別採用を分ける必要があります。光通信市場全体が拡大しても、接続方式や顧客の選択次第で企業ごとの利益は変わります。本稿では、確認できていないRubin向けの個別供給契約を追加していません。
日本の製造業の技術的な位置づけと、株式としての投資価値も別問題です。高いシェアや難しい技術があっても、増産投資、償却負担、価格交渉、顧客集中で利益の伸びは変わります。技術を理解したうえで各社の決算へ進む入口として、NVIDIAと日本の関連企業を整理した記事も参考になります。
冷却・電力・保守も「性能」の一部になります
Rubinのような高密度システムでは、半導体を買って電源につなぐだけでは運用できません。液冷設備、配電、ラック重量、ネットワーク、保守体制を含む設計が必要です。性能が高くても、冷却や電源工事が間に合わなければ稼働開始は遅れます。
NVIDIAはDSXを通じて、チップだけでなくデータセンターの電力利用も最適化しようとしています。電力当たりの処理量が改善することと、データセンター全体の電力需要が減ることは別です。処理の単価が下がれば利用が増え、設備規模が拡大する可能性もあります。2026年9月のDSX・省電力化の説明
保守では、故障の検出、切り離し、復旧、部品交換のしやすさが稼働率を左右します。NVIDIAがRASやConfidential Computingを強調するのは、処理の速さに加え、長時間安定して使えることや、複数顧客のデータを守れることが商用AIの条件になるからです。公式データシート
この観点は、AIデータセンター需要と蓄電池市場を考える記事にもつながります。半導体のロードマップと、電力・冷却設備の整備速度を同時に見る必要があります。
Rubin CPX、Groq 3 LPX、その先の世代を混同しない
Rubin CPXは、2025年9月に発表された長い文脈の処理に向けたGPUです。発表では128 GBのGDDR7とNVFP4最大30 PFLOPSを掲げ、2026年末の提供を予定していました。HBM4搭載のRubin GPUやNVL72の仕様に、この数字を混ぜてはいけません。Rubin CPXの発表
一方、Groq 3 LPXはSRAMを使うLPUを束ね、低遅延の推論を担うラックです。NVIDIAの解説では、Rubin GPUが入力処理やAttentionを担い、LPXが遅延に敏感なFFN・MoE処理を担う分業を説明しています。GPUとLPUで、容量の大きなメモリーと非常に高速なメモリーを使い分ける考え方です。Groq 3 LPX技術解説
2026年3月のGTCでは、その先のFeynman世代について、Rosa CPU、次世代LPU、BlueField-5、CX10などを組み合わせる方向も示されました。ただし、将来の構成は量産済み製品の仕様ではありません。Rubin Ultraなど将来世代の観測や過去のロードマップ図に登場する数値を、現在のRubinの確定性能として扱うことはできません。NVIDIA GTC 2026の公式説明
筆者が注目するのは、後継製品の数字だけではなく、用途に応じて計算を分担する方向です。すべての仕事を同じGPUで実行する構成に加えて、入力処理、出力生成、ツール実行、キャッシュ保存をそれぞれ得意な装置へ割り振る動きが進むと考えます。ただし、この分業にはソフトウェアと運用の複雑さが伴います。
日本国内への導入と、投資家が追うべき条件
NVIDIAは2026年7月、Noetraと連携する日本のAIインフラ計画を発表しました。計画には13,750基以上のVera CPU、27,500基以上のRubin GPU、140 MW規模の容量が示されています。これは発表された構築計画であり、既に全設備が稼働していると読むべきではありません。NVIDIAによる日本向け発表
このような大規模案件は、日本企業にとって材料・装置の輸出だけでなく、国内のシステム構築、運用、電力供給などにも接点を作ります。ただし、参加企業の名前が出たことと、その企業の利益寄与が確定したことは異なります。受注額、売上計上時期、採算性を企業ごとに確認する必要があります。
| シナリオ | 技術・需要の条件 | 日本企業を見る着眼点 |
|---|---|---|
| 弱気 | 立ち上げ遅延、電力制約、AIサービスの採算悪化で投資を延期 | 装置受注の鈍化、基板の稼働率低下、増産設備の償却負担 |
| 中立 | Rubin導入が進む一方、既存Blackwell設備も長く利用 | 新旧世代の製品構成、受注と売上計上のずれ、利益率の維持 |
| 強気 | エージェント型AIが普及し、稼働率と処理需要が想定以上に上昇 | 高難度部材の数量・単価、検査需要、光通信・SSDの増産と採算 |
この表は筆者の条件整理であり、確率や目標株価を計算したものではありません。どの企業も一様に恩恵を受ける前提を置かず、「どの工程に投資が入り、どの会社が利益として回収できるか」を追うための見取り図です。
具体的には、HBMの量産歩留まり、先端実装の生産能力、ラック出荷の進捗、電力・液冷設備の準備、クラウドの提供開始、実際の顧客処理での性能を確認します。日本企業については、Rubinという名称の有無だけでなく、先端品売上比率、工場稼働率、設備投資、減価償却、営業キャッシュフローが重要になります。
まとめ：日本企業の取り分は、計算を支える工程にあります
Vera Rubinが示しているのは、AI半導体の価値が演算器の中だけでは完結しないという変化です。GPU、HBM、CPU、通信、ストレージ、電力、ソフトウェアがうまく連動して初めて、利用者にとっての速さと安さにつながります。
私にとっては、GPUの性能だけで全体を理解しようとしないことが収穫でした。利用者にとっての速さと安さまでつながった段階を、製品の発表と分けて追いたいです。
日本企業には、基板、絶縁材料、接着・研磨材料、製造装置、検査、光接続、SSDといった多くの接点があります。ただし、関連技術が優れていること、特定製品に採用されること、利益が増えること、株価が上がることは、それぞれ別の段階です。
NVIDIAの大きな性能倍率を追うだけでなく、比較条件、供給開始の段階、サプライチェーンの役割、そして企業自身の採算を確認することが、Vera Rubinを技術と投資の両面から理解する近道です。
メモリの技術と製造装置をさらに詳しく知りたい方は、続編の「キオクシアが挑むAI時代のメモリ革命」をご覧ください。NANDとHBMの違い、日米企業の強み、製品・設備のロードマップを整理しています。
本文の一次資料リンクは、各数値・企業の説明の直後に配置しています。性能数値は特記のない限りメーカー公表値であり、構成・ソフトウェア・処理条件によって変わります。図解は公開情報を基にした編集部の概念図で、実製品の配線図や部品採用表ではありません。アイキャッチは記事テーマを表現したイメージです。
本記事は情報提供を目的としており、特定の金融商品の売買を推奨するものではありません。将来の業績・株価・技術動向を保証するものではなく、投資判断は最新の開示資料をご確認のうえ、ご自身の責任で行ってください。記載の数値は、本文中に示した日付時点の決算短信・会社のIR資料などの公開情報に基づきます。最新の情報は各社の開示でご確認ください。
最終更新日：2026年9月17日
